_★
![[設計]](cat/and.jpg)
CPU基板デバッグ
取り敢えず、お約束のCPLDピン配置確認、電源ラインのショートチェック、各電源電圧確認を行う。
問題無し。
で、ファームROMを差して電源投入。
あれ？動かない...
回路図とロジックプローブを使い信号を追いかける。
未実装にすべき抵抗が付いていたが、これは体制に影響がなかった。
クロックモードも取り敢えずは関係ないみたい。
仕方ないのでコツコツと制御線やらアドレスバス、データバスを見てゆく。
へっ？アドレスが下位2ビットしか出ておらん。
これぢゃぁROMデータが読めんがな。
さらに追ってゆくとCPUのローカルバスとその先のバスを切り分けるバスバッファの制御線がHレヴェルになりっぱなし。
慌ててTTLの規格表で動作を確認したらHレヴェルだとバス同志が衝突することが判明。
まさに「Hなのはいけないと思います。」
データバスがぶちゃらけてROMフェッチが上手く行っていなかったみたい。
CPLDの中身を確認したら、本来要らない制御信号を出していた。<アホ
速攻で中身書き替えて再度電源投入。
すると、今度はプロンプトが出て最低限の動作をしていることを確認。
今日、これだけで疲れてしまった。
この続きは明日することにした。
![[星野アンテナ]](icons/hoshi-an.gif){kind=icon}
![[NO CCCD]](./icons/nocccd_w.png){kind=icon}
![[時間ねぇ〜]](./icons/busy_banner.png){kind=icon}
![[RSS]](./icons/rss.gif){kind=icon}